LAMINATED CERAMINAPACITOR MANUFACTURING METH

Patent number:

JP8316089

Publication date:

1996-11-29

Inventor:

KIKUYAMA HIROSHI; TSUKIYAMA YOSHIO

Applicant:

SUMITOMO METAL IND

Classification:

- international:

H01G4/12; H01G4/30

- european:

Application number:


JP19950119647 19950518

Priority number(s):

JP19950119647 19950518

Abstract of JP8316089

PURPOSE: To improve the accuracy of the electrostatic capacity of a capacitor by laminating green sheets devoid of printed paste on both sides of an identical green sheet printed thick with a paste for forming internal electrodes on both sides. CONSTITUTION: A conductor paste 12 for forming internal electrodes is printed with a screen on one side of one of green sheets 11 and, after being dried, similarly printed on the other side, using the same screen shifted by a specified distance, to form a conductor paste layers having an internal electrode pattern on both sides. Sheets 11 not printed with the conductor paste are laminated on both sides of the sheet 11 printed with the conductor paste 12 and pressed to form a laminate 14a. The laminate 14a is cut, heated and degreased to form a laminate 14b, this laminate 14b is baked to form a dielectric ceramic unit 15 having internal electrodes 16 and terminal electrodes 17 are formed on both ends.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-316089

(43)公開日 平成8年(1996)11月29日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 1 G	4/12	364		H01G	4/12	364	
	4/30	301	7922-5E		4/30	3 0 1 A	
		3 1 1	7922-5E			3 1 1 F	

審査請求 未請求 請求項の数1 OL (全 5 頁)


		番食請求	未請求 請求項の数1 OL (全 5 頁)
(21)出願番号	特願平7-119647	(71)出顧人	000002118 住友金属工業株式会社
(22)出願日	平成7年(1995)5月18日		大阪府大阪市中央区北浜4丁目5番33号
		(72)発明者	菊山 洋
			大阪府大阪市中央区北浜4丁目5番33号
			住友金属工業株式会社内
		(72)発明者	築山 良男
			大阪府大阪市中央区北浜4丁目5番33号
			住友金属工業株式会社内
		(74)代理人	弁理士 井内 龍二

(54) 【発明の名称】 積層セラミックコンデンサの製造方法

(57)【要約】

【構成】 対向する2層の内部電極16を有する積層セラミックコンデンサ18の製造方法において、同一グリーンシート11の両面に内部電極16形成用の導体ペースト12を厚膜印刷する両面印刷工程、導体ペースト12が印刷されたグリーンシート11の上下に導体ペースト12が印刷されていないグリーンシート11を積層する積層工程を含む積層セラミックコンデンサの製造方法。

【効果】 製造される積層セラミックコンデンサ18の 静電容量の精度が、従来の製造方法によるものに比べ、 大幅に向上する。この結果、この積層セラミックコンデンサ18を使用することにより準マイクロ波帯で動作す る回路の特性を大幅に向上させることが可能となる。





【特許請求の範囲】

【請求項1】 対向する2層の内部電極を有する積層セ ラミックコンデンサの製造方法において、同一グリーン シートの両面に内部電極形成用のペーストを厚膜印刷す る両面印刷工程、前記ペーストが印刷されたグリーンシ ートの上下に前記ペーストが印刷されていないグリーン シートを積層する積層工程を含んでいることを特徴とす る積層セラミックコンデンサの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は積層セラミックコンデン サの製造方法に関し、より詳細には例えば準マイクロ波 帯で動作する回路において使用され、高い静電容量の精 度が要求される小容量の積層セラミックコンデンサの製 造方法に関する。

[0002]

【従来の技術】自動車電話、携帯電話、コードレス電話 等の通信機器のフィルタ、空中線共用器(デュプレク サ)、電圧制御発振器(VCO)等の回路において使用 される共振器、あるいは各種高周波回路で使用されるコ ンデンサ等には、5 p F以下程度の小さな静電容量を有 する積層セラミックコンデンサが使用されている。

【0003】従来のこの種の積層セラミックコンデンサ の製造方法を、図4に基づいて説明する。

【0004】まずセラミックコンデンサの原料となるセ ラミック粉末をボールミルに投入し、粉砕用のボールと 共に湿式媒体として水を添加し、適当な粒径になるよう に湿式混合粉砕を行い、脱水乾燥させ、解砕する。次 に、解砕された粉末を仮焼することにより、主成分の組 成を有するセラミックス粉末を仮焼合成する。

【0005】次に、前記工程で仮焼合成された粉末を解 砕し、この粉末にバインダー、分散剤、可塑剤、有機溶 剤等を添加して湿式混合を行い、スラリーを調製する。 次に、該スラリーを用いてドクターブレード法等により グリーンシート11を作製する。

【0006】次に、作製されたグリーンシート11のう ちの一部のグリーンシート11の片面に内部電極形成用 の導体ペースト12をスクリーン印刷等により印刷する (図4 (a))。

【0007】次に、導体ペースト12が印刷されたグリ ーンシート11の数枚(この図においては2枚)を中に 挟んでその上下に導体ペーストが印刷されていないグリ ーンシート11を重ね、積層、圧着し、積層体24を形 成する(図4(b))。

【0008】次に、前記工程により作製された積層体2 4を切断し、個々のコンデンサの大きさの積層体24a を作製する(図4(c))。図4(c)に示したように 積層の際には、上に位置するグリーンシート11上の導 体ペースト乾燥体13aの左端と、上に位置するグリー

ちょうど同じ位置になるように導体ペースト13a、1 3 b が印刷されたグリーンシート11の位置関係を調節 して積層する必要がある。

【0009】次に、この積層体24aを焼成炉に入れて 加熱することによりバインダ等を除去して脱脂された積 層体24bを製造し(図4(d))、続いて焼成するこ とにより内部電極16が形成された誘電体磁器15を製 造する(図4(e))。

【0010】そして、最後に端子電極17を誘電体磁器 15の両端に形成することにより、積層セラミックコン 10 デンサ28を完成させる(図4(f))。

【0011】このようにして製造されるこの種の積層セ ラミックコンデンサ28には、精度の高い静電容量値が 要求される。高い精度の静電容量を実現するために、従 来においては、主に、以下に説明する3つの方法が採ら れていた。

【0012】まず第1の方法として、原料セラミック粉 末の製造ロット間の組成や粒径等の特性の変動を抑制 し、前記原料セラミック粉末の品質の安定化を図る。こ の原料セラミック粉末を使用して同一の条件で焼成する ことにより、同一の特性 (比誘電率 ε r 等) を有する誘 電体磁器の製造が可能になる。

【0013】次に、第2の方法として、グリーンシート の厚さの精度、印刷パターンの精度、及び積層する際の 位置精度の向上を図る。これにより、同一の厚さで、同 一の内部電極面積を有するコンデンサの製造が可能にな る。

【0014】さらに第3の方法として、焼成条件の最適 化及び一定化を図ることにより、最終的に同一の特性 (比誘電率 ε r 等)を有する誘電体磁器の製造が可能に

【0015】前記したように第1の方法及び第3の方法 をとることにより、製造される誘電体磁器の比誘電率 ε r が安定し、前記第2の方法をとることにより内部電極 間の距離dと重なり合う内部電極の面積Sが安定するこ とになる。

【0016】積層セラミックコンデンサの静電容量Cは 下記の数1式で表すことができる。

[0017]

【数1】 $C = \varepsilon_r \times \varepsilon_0 \times (S/d) \times (n-1)$ ここで、εο は真空の誘電率、nは電極の積層数を示し ている。

【0018】従って、前記第1の方法~第3の方法を実 施しその精度が大幅に向上すれば、高い精度の静電容量 を有するコンデンサの製造が可能になる。

【0019】近年、誘電体磁器材料の合成技術の発達、 及び焼成炉の高性能化により、前記第1の方法及び第3 の方法についてはかなり進展があり、高い精度で所望の 比誘電率を有する誘電体磁器を得ることができるように ンシート11上の導体ペースト乾燥体13bの右端とが 50 なった。また、第2の方法については、バインダー技術

30

10



等の向上により、グリーンシート厚み公差も±1μm以下に抑えることができるようになり、厚膜印刷技術の向上により、印刷精度も±20μm以下を実現している。

[0020]

【発明が解決しようとする課題】しかしながら、前記グリーンシートの積層精度においては、積層物が伸縮性を有するグリーンシートである点、及び積層時のグリーンシート位置の固定が難しい点等から限界があり、図4に示したような通常の積層セラミックコンデンサの製造工程においては、積層ズレが発生し易い。

【0021】従って、例えば静電容量が5pF程度のコンデンサを製造する場合においては、静電容量の公差は±0.25pFが限界レベルである。上記したように準マイクロ波帯域で動作する回路においては5pF以下の小さな静電容量のコンデンサを用いることが多いが、例えばフィルタ等では共振素子の結合容量値の微小な変化がフィルタ特性に大きな影響を与えてしまう。このように、静電容量が5pFで±0.25pFの静電容量の公差はフィルタ回路上では大きすぎ、±0.10pF程度の静電容量の公差が必要となる。

【0022】しかし、前記した従来の技術により積層セラミックコンデンサを製造した場合には、グリーンシート積層時の微小な積層ズレを抑えることは難しく、この位置ずれが積層セラミックコンデンサの性能向上を阻む一要因となっているという課題があった。

【0023】本発明はこのような課題に鑑みなされたものであり、内部電極同士の位置ずれがほとんど無く、精度の高い静電容量値を実現することができる積層セラミックコンデンサの製造方法を提供することを目的としている。

[0024]

【課題を解決するための手段】上記目的を達成するために本発明に係る積層セラミックコンデンサの製造方法は、対向する2層の内部電極を有する積層セラミックコンデンサの製造方法において、同一グリーンシートの両面に内部電極形成用のペーストを厚膜印刷する両面印刷工程、前記ペーストが印刷されたグリーンシートを積層する積層工程を含んでいることを特徴としている。

[0025]

【作用】本発明に係る積層セラミックコンデンサの製造方法は、対向する 2層の内部電極を有する積層セラミックコンデンサの製造方法において、同一グリーンシートの両面に内部電極形成用のペーストを厚膜印刷する両面印刷工程、前記ペーストが印刷されたグリーンシートを積層する積層工程を含んでいるので、グリーンシートを積層する積層工程を含んでいるので、グリーンシートに伸び等が生じても、内部電極同士の位置がずれることはなく、同一の静電容量を有するコンデンサを再現性よく製造することができる。

[0026]

【実施例】以下、本発明に係る積層セラミックコンデン サの製造方法の実施例を図1に基づいて説明する。

【0027】まずセラミックコンデンサの原料となるBaO-Nd2O3-TiO2系セラミック粉末100重量部をボールミルに投入し、粉砕用のボールと共に湿式媒体として水を添加し、適当な粒径になるように湿式混合粉砕を行い、脱水乾燥させ、解砕した。次に、解砕された粉末を1100℃で2時間仮焼することにより、主成分組成を有するセラミックス粉末を仮焼合成した。

【0028】次に、前記工程で仮焼合成された粉末を解砕して、この粉末にバインダーとしてポリビニルブチラールを8.5重量部、分散剤としてポイズ532A(東亜化学製)を0.2重量部、可塑剤としてジオクチルフタレートを2.5重量部、有機溶剤としてキシレン、トルエン、ブタノールをそれぞれ33重量部、12重量部、10重量部添加して湿式混合を行い、スラリーを調製した。次に、前記スラリーを用いてドクターブレード法等によりグリーンシート11を作製した。

20 【0029】次に、作製されたグリーンシート11のうち一部のグリーンシート11の片面にPdを導体とする内部電極形成用の導体ペースト12をスクリーン印刷により印刷し、乾燥した後、もう一方の面に同じスクリーンを用い、一定の位置だけずらせて同様に印刷を行い、両面に内部電極のパターンを有する導体ペーストの層を形成した(図1(a))。

【0030】次に、導体ペースト12が印刷されたグリーンシート11一枚を中に挟んでその上下に導体ペーストが印刷されていないグリーンシート11を重ね、積 30 層、圧着し、積層体14aを作製した(図1(b))。

【0031】次に、前記工程により作製された積層体14aを切断し、個々のコンデンサの大きさの積層体14aを作製した(図1(c))。

【0032】次に、この積層体14aを焼成炉に入れ、 大気雰囲気中、450℃で6時間バインダ等を除去して 脱脂された積層体14bを製造し(図1(d))、続い て大気雰囲気中、1300℃で2時間焼成することによ り内部電極16が形成された誘電体磁器15を製造した (図1(e))。

40 【0033】そして、最後に端子電極17を誘電体磁器 15の両端に形成することにより、積層セラミックコン デンサ18を完成させた(図1(f))。得られた積層 セラミックコンデンサのサイズは、1.60mm×0.80mm×0.80mm×0.80mmであった。

【0034】なお、比較例として、「従来の技術」に記載した方法、すなわち片面にみに導電ペースト12を印刷したグリーンシート11を2枚積層し、その上下に導電ペースト12を印刷していないグリーンシート11を積層、圧着した他は、実施例の場合と同様にして積層セラミックコンデンサ28を製造した。この積層セラミッ

(4)

クコンデンサ28の電気的特性を合わせて表1に記載している。この場合のサンプル個数は10,000個である。

【0035】また、図2及び図3は、前記実施例及び比*

*較例に係る積層セラミックコンデンサの静電容量分布を 示したヒストグラムである。

[0036]

【表1】

		実 施 例	比較例
	最高値 (Max.)	2.0339	2. 2579
静電容量	最低值 (Min.)	1.8638	1.9732
Cap	R (MaxMin.)	0.1701	0.2847
(pF)	平均值(x)	1. 9519	2.1109
	標準偏差 (σ)	0.0368	0.0627
!	Cv (%)	1.885	2.970
	最高值(Max.)	5200	5100
Q値	最低值(Min.)	3100	2700
	平均值 (x)	4260	3430
艳緑抵抗	最高値(Max.)	4. 2 × 1 0 ⁷	1.5×10*
IR (MΩ)	最低値 (Min.)	2. 0×10°	3. 7×10°
(M \$2)	平均值 (x)	1. 9×10 ⁷	4. 4×10 ⁷

注) $Cv = (\sigma/x) \times 100(%)$

【0037】表1に示した静電容量分布の測定結果、及び図2及び図3に示したヒストグラムより明らかなように、実施例に係る積層セラミックコンデンサの製造方法により製造された積層セラミックコンデンサは、その静電容量のバラツキが小さくなった。すなわち、標準偏差(σ)について、比較例の場合には0.0627(pF)であったのが、実施例の場合には0.0368(pF)と小さくなり、相対標準偏差(Cv)についても、比較例の場合には2.970(%)であったものが、実施例の場合には1.885(%)と小さくなり、明らかに静電容量の精度が向上している。

[0038]

【発明の効果】以上詳述したように本発明に係る積層セラミックコンデンサの製造方法にあっては、対向する2 40 層の内部電極を有する積層セラミックコンデンサの製造方法において、同一グリーンシートの両面に内部電極形成用のペーストを厚膜印刷する両面印刷工程、前記ペーストが印刷されたグリーンシートの上下に前記ペーストが印刷されていないグリーンシートを積層する積層工程を含んでいるので、製造されるコンデンサの静電容量の

精度を、従来の製造方法によるものに比べ、大幅に向上 させることができる。

に、実施例に係る積層セラミックコンデンサの製造方法 【0039】この結果、本発明により製造された積層セにより製造された積層セラミックコンデンサは、その静 30 ラミックコンデンサを使用することにより準マイクロ波電容量のバラツキが小さくなった。すなわち、標準偏差 帯で動作する回路の特性を大幅に向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施例に係る積層セラミックコンデン サの製造工程を示した工程図である。

【図2】実施例に係る積層セラミックコンデンサの静電 容量の分布を示したヒストグラムである。

【図3】比較例に係る積層セラミックコンデンサの静電 容量の分布を示したヒストグラムである。

40 【図4】従来の積層セラミックコンデンサの製造工程を 示した工程図である。

【符号の説明】

- 11 グリーンシート
- 12 導体ペースト
- 16 内部電極
- 18 積層セラミックコンデンサ

